obj/evt/Core/core_riscv.o: \
 /opt/wch/CH32V003EVT/EVT/EXAM/SRC/Core/core_riscv.c